半导体塑封料热弯曲强度,「硬见小百科」电子器件封装缺陷和失效的形式 -凯发k8娱乐

实验名称:半导体封装实验

1. 实验目的:

根据热敏电阻的伏安特性和电阻温度特性,根据设计要求制订设计方案,标定温度计。了解非平衡电桥的工作原理及其在非电量电测法中的应用。

2. 实验器材:

扩晶机 离子风机 显微镜 微电脑自动点胶机 电热鼓风烘干箱 半自动超声波金丝球焊机 真空烘干箱 玻璃烧杯 搅拌棒 ab胶 针管 模具和铝船 脱模机 一切机 测试机 二切机 扩晶环 刺晶笔 支架 刺晶座 芯片

3. 实验原理

led封装主要是提供led芯片一个平台,让led芯片有更好的光、电、热的表现,好的封装可让led有更好的发光效率与好的散热环境,好的散热环境进而提升led的使用寿命。led封装技术主要建构在五个主要考虑因素上,分别为光学取出效率、热阻、功率耗散、可靠性及性价比(lm/$)。 以上每一个因素在封装中都是相当重要的环节,举例来说,光取出效率关系到性价比;热阻关系到可靠性及产品寿命;功率耗散关系到客户应用。整体而言,较佳的封装技术就是必须要兼顾每一点,但最重要的是要站在客户立场思考,能满足并超出客户需求,就是好的封装。   针对led的封装材料组成,led封装主要是由基板、芯片、固晶胶、荧光粉、封装胶等组成,我们先将芯片利用固晶胶黏贴于基板上,使用金线将芯片与基板作电性连接,然后将荧光粉与封装胶混合,搭配不同荧光粉比例,以及适当的芯片波长可得到不同的颜色,最后将荧光粉与封装胶的混合体灌入基板中,加热烘烤使胶材固化后,即完成最基本的led封装。

4. 实验内容与步骤

扩晶工艺

1. 实验之前提示使用手套、鞋套和防静电服。 2. 打开扩晶机控制面板上的电源开关。 3. 打开扩晶机的顶盖。 4. 将扩晶环内环放在托盘上。 5. 打开离子风机的电源。 6. 在离子风机前慢慢将芯片保护膜与芯片分离,并将撕开的芯片朝上放置在托盘上。 7. 放下压圈并钩好拉钩。 8. 缓慢地按“上升”按钮,慢速将芯片扩开至所需间隔(800~1000)μm。 9. 平整地套上扩晶环外环后按“下压”按钮,待内外环完全啮合后松开。 10. 取下已经扩好的芯片,按“下降”按钮,松开压圈,取出多余的空膜片。

点胶工艺

1. 实验之前提示使用手套、鞋套和防静电服。 2. 默认粘接胶已经注入到点胶机的针管内,支架已经用夹具夹好。 3. 点胶机和显微镜的电源线默认是连接好的。 4. 双击打开显微镜的操作大视图,点击电源开关,打开环形灯的开关。 5. 打开点胶机的电源开关。 6. 实验场景中将支架移动到显微镜的物镜下方,双击打开显微镜,在显微镜的目镜视场中可以清晰的看到支架上所要点胶的位置。 7. 鼠标点击显微镜上方 踏板,开始点胶。 8. 点胶结束取出支架。

刺晶工艺

1. 实验之前提示使用手套、鞋套和防静电服。 2. 将桌面上的支架放置到显微镜的物镜下方。 3. 将桌面上的刺激笔放置到显微镜的下方。 4. 双击打开显微镜的电源开关。 5. 默认扩晶好的芯片是放置到刺晶座上的,且双击打开刺晶座,提示:“已经扩晶好的芯片凸起的一面向下,并通过调节刺晶座四角上的螺丝,调整刺晶座与支架之间的垂直距离处于2mm~4mm”。 6. 将刺晶座拖动到显微镜物镜下方。 7. 点击显微镜上的刺晶按钮,开始刺晶。 8. 取出刺晶结束的支架。 9. 将刺晶结束的支架放置到烘箱内。 10. 取出烘箱内的支架。

焊接工艺

1. 实验之前提示使用手套、鞋套和防静电服。 2. 双击打开实验场景中的金丝球焊机,打开金丝球焊机电源。金丝球焊机的工作温度默认设置好,实验中不需要调节。 3. 点击金丝球焊机大视图上的“放置支架”按钮,金丝球焊机的夹具内出现支架。按钮变为“取出支架”。 4. 点击操纵柄上的过片按钮,夹具内的支架就会向右移动。 5. 点击烧球和和焊接按钮,完成焊接操作。 6. 点击按钮,取出焊接好的支架。

封装工艺

1. 实验之前提示使用手套、鞋套和防静电服。 2. 先将100ml灌封胶的a胶倒入到烧杯中。 3. 将装有a胶的烧杯放入到电热鼓风干燥箱内预热。(125度25分钟)。 4. a胶预热结束以后,将100ml b胶倒入到烧杯内。 5. 用搅拌棒将a胶和b胶搅拌均匀。 6. 将搅拌均匀的灌封胶放入到真空干燥箱内进行抽真空操作。 7. 取出真空箱内的灌封胶,双击打开烧杯,用针管抽取适量的灌封胶。 8. 模具和铝船默认是固定好的。双击打开模条和铝船,进行灌胶操作。 9. 将灌胶完成的模具和支架放入到电热鼓风干燥箱内固化灌封胶(电热鼓风干燥箱 125度45min)。 10. 在常温下冷却一段时间,将支架与模具分离。 11. 在样品分离设备上将冷却之后的支架与模具分离。

切筋工艺

1. 实验之前提示使用手套、鞋套和防静电服。 2. 双击打开桌面上的led切筋设备,将分离后的支架放置到设备操作台上。 3. 点击切筋按钮,切筋led。 4. 检测切筋后的led。

检测工艺

1. 实验之前提示使用手套、鞋套和防静电服。 2. 双击打开桌面上的led检测设备,点击按钮放置半成品剪切完成的支架。 3. 通过检测设备检测,支架上的led是否完好。(仿真实验中默认led都是好的)。 4. 完成检测之后进行第二次切筋,形成成品。

5. 实验记录

6. 数据处理及误差分析

7. 思考题及实验小结

1.芯片应该如何存放? 答:芯片应存放于普通电子干燥箱。 干燥箱的温度应该控制在室内的温度, 约 20~30℃左右,湿度不易大于 40%。

2.为什么要对芯片进行扩晶操作? 答:扩晶也叫绷片,是将原本排列密集在一起的芯片分开至适合刺晶的距离。

3.扩晶工艺对要扩晶的芯片有什么要求? 答:芯片扩晶前间距约为(200~250μm),不宜过大,绷片后芯片不能达到边缘,扩晶前需要进行翻膜工作。

4.扩晶后对芯片与芯片之间间距的要求多大? 800~1000μm

5.扩晶工艺进行前,为什么要进行翻膜操作? 答:为了减少扩晶过程中对芯片边缘的芯片的损耗,减少了后期背胶工序的背胶面积,降低了工序难度。

6.扩晶过程有哪些环节会产生静电?如何避免? 答:(1)人体的摩擦会产生静电,避免方法是佩戴防静电手环。 (2)分离芯片保护膜时会产生静电,避免方法是在分离芯片保护膜时尽量慢,且要对着离子风机。 (3)取下扩晶好的芯片时会产生静电,避免方法带防静电手套。

7.为什么要对生产的芯片进行镜检? 答:对产品进行必要的筛选,通过对芯片的电、光、色、热等参数的测试,剔除废品和次品,提高产品的可靠性和一致性。

8.半导体光电器件产业中,有哪些产品分选的方法? 答:目前光电器件的测试分选可在两个阶段进行:一是以芯片为基础的测试分选,二是对封装好的器件进行测试分选。

9.请说出单面电极芯片与双面电极芯片有哪些区别。 答:单面电极芯片的正负电极位于芯片的同一面上,因而封装时使用的粘结胶可以使用绝缘胶。 双面电极芯片正负电极位于芯片的两个面上,负电极所在的芯片面也起着导电的作用,因而封装时使用的粘结胶要具有导电的性能。

10.半导体光电器件的封装工艺中为什么要进行装架操作? 答:装架也叫固晶、刺晶,是用粘结胶通过加热烧结的方法使芯片牢固的粘结在支架(或pcb板)上,起到固定芯片的作用,对于双面电极的芯片,装架还有一个目的就是使芯片背面电极与支架形成良好的欧姆接触。

11.半导体发光二极管封装工艺中装架时应该选择什么样的粘结材料?封装工艺中使用的粘结胶应该在何环境下贮存?使用前应该对粘结胶进行何种处理? 答;粘结材料除了起到固定芯片作用以外,还要求其在导电、导热、吸潮等方面也能起到一定的作用。性能优异的导电胶不仅要求其粘结能力强,而且要求其导电、导热性好,剪切强度大,流变性好,并且吸潮性好。 不同厂家、不同类型的粘结胶其贮存和使用的条件也是有不同要求的,粘结胶通常要在低温环境下保存,在使用时要提前一定的时啊从冰箱中取出恢复到常温状态(即醒料),才能正常使用。

12.为什么在装架结束后要进行烧结操作? 答:要使粘结胶达到粘结的效果,在装架工艺结束后,必须按照材料的性质进行必要的烧结,才能使得粘结胶固化,芯片才会更牢固地与支架固定,为进行下一步的键合工作做好准备。

13.点胶工艺与背胶工艺各有什么优缺点?应该注意什么? 答:点胶和背胶工艺的目的都是为了涂敷粘结胶,不同的是,背胶可以更快地将胶涂敷到芯片的背面,但是背胶不容易控制胶面的厚度及平整度,点胶尽管比较慢,但是更容易相对精准的控制点胶点及点胶量。

14.如何避免背胶过程中掉片、反片等不良情况的产生? 答:背胶过程要保证胶量要适量,匀胶时要保证胶体均匀,同时在背胶时不要让芯片与胶体长时间接触,背胶过程尽量一次完成,不要多次重复。

15.装架工艺有什么技术要求? 装架工艺对支架及pcb板外观、装架后单芯片外观、粘结胶高度、位置等都有严格的技术要求。

16.画出一个合格的装架效果图。 如图

17.为什么在装架过程中要控制粘结胶的高度? 答:粘结胶过少会导致装架不牢、芯片易掉落等情况,而粘结胶过多则会出现表面不洁、爬胶、短路等现象,因此装架过程要控制粘结胶的高度。

18.列举五种装架失效模式,并写出其处理方法? 答:常见的封装缺陷包括气泡、粘接不良(剥离)、芯片的基片位移和引线弯曲不当。 此外,模制化合物含有杂质或沾污物。这些缺陷可造成塑封开裂、金属化层变形、焊头翘起、互连线腐蚀断开、电气开路、短路或中断等等,因而使器件失效;粘接不良(剥离)是由于引线框架表面受到沾污或在键合温度下受到氧化而造成的。其他原因还包括应力消除不足和脱模剂过量等。在封装过程中,除了应加大工艺控制,如减少封装体内水汽含量,减小金属框架对封装的影响外,对塑封料的选择也是非常关键的。

18.有哪些措施可以有效的控制装架失效情况的发生? 答;在装架过程中严格按照装架的技术要求进行工艺操作,装架后要及时检查,若出现装架不合格的情况,不要放任不合格产品流入下步工序,要及时补救和调整等。

20.在半导体光电器件封装工艺中为什么要进行引线焊接?它有什么作用? 答:引线焊接又叫键合或压焊,通常是采用热超声键合工艺,利用热及超不要放任不合格产声波,在压力、热量和超声波能量的共同作用下,使焊丝在芯片电极和外引线键合区之间形成良好的欧姆接触,完成芯片的内外电路的连接工作,使芯片与产品引脚形成良好的电性能。

21.按焊线形式分,键合工艺可分为哪几类?封装企业常用哪一种? 答:从焊线形式上来划分,键合可分为热压焊、超声楔型焊接、焊三种。封装企业常用自动热超声球焊工艺。

22.简述金丝球焊工作流程。金丝球焊和铝丝焊机的工作流程有什么差别? 答:超声金丝球焊工艺过程可简单表示为:烧球→一焊→拉丝→二焊→断丝→烧球。 铝丝压焊的过程是先在ld芯片电极上压上第一点,再将铝丝拉到相应的支架上方,压上第二点后扯断铝丝。金丝球焊过程则在压第一点前先烧个球,其余过程同铝丝焊类似。

23.引线焊接工艺有什么技术要求? 引线焊接工艺对材料、键合位置、键合焊点形状及尺寸、焊线走向、键合拱丝弧线、键合产品表观等有着严格的技术要求,具体参见“键合技术要求及注意事项”一节。

合格的引线焊接的外观如何?画出一个合格的引线焊接效果图 有哪些原因会引起键合频繁失线? a、金丝被污染或金丝品质异常。b、线夹不清洁或是劈刀己经到使用寿命。c、焊线机参数设定不良,参数太小等情况。d、引线框架不平整或表面不洁。 列举5种焊接失效模式,并写出其处理方法。 常见的封装缺陷包括气泡、粘接不良(剥离)、芯片的基片位移和引线弯曲不当。 此外,模制化合物含有杂质或沾污物。这些缺陷可造成塑封开裂、金属化层变形、焊头翘起、互连线腐蚀断开、电气开路、短路或中断等等,因而使器件失效;粘接不良(剥离)是由于引线框架表面受到沾污或在键合温度下受到氧化而造成的。其他原因还包括应力消除不足和脱模剂过量等。在封装过程中,除了应加大工艺控制,如减少封装体内水汽含量,减小金属框架对封装的影响外,对塑封料的选择也是非常关键的。 在键合工艺过程中可通过控制哪些环节来避免键合失效模式? 在键合过程中严格按照键合的技术要求进行工艺操作,键合后要及时检查,若出现键合不合格的情况,不要敷任不合格产品流入下步工序,要及时补救和调整,这些措施可以有效的控制键合失效情况的发生。

?

简介:电子器件是一个非常复杂的系统,其封装过程的缺陷和失效也是非常复杂的。因此,研究封装缺陷和失效需要对封装过程有一个系统性的了解,这样才能从多个角度去分析缺陷产生的原因。

1. 封装缺陷与失效的研究方法论

封装的失效机理可以分为两类:过应力和磨损。过应力失效往往是瞬时的、灾难性的;磨损失效是长期的累积损坏,往往首先表示为性能退化,接着才是器件失效。失效的负载类型又可以分为机械、热、电气、辐射和化学负载等。

影响封装缺陷和失效的因素是多种多样的, 材料成分和属性、封装设计、环境条件和工艺参数等都会有所影响。确定影响因素和预防封装缺陷和失效的基本前提。影响因素可以通过试验或者模拟仿真的方法来确定,一般多采用物理模型法和数值参数法。对于更复杂的缺陷和失效机理,常常采用试差法确定关键的影响因素,但是这个方法需要较长的试验时间和设备修正,效率低、花费高。

在分析失效机理的过程中, 采用鱼骨图(因果图)展示影响因素是行业通用的方法。鱼骨图可以说明复杂的原因及影响因素和封装缺陷之间的关系,也可以区分多种原因并将其分门别类。生产应用中,有一类鱼骨图被称为6ms:从机器、方法、材料、量度、人力和自然力等六个维度分析影响因素。

?

这一张图所示的是展示塑封芯片分层原因的鱼骨图,从设计、工艺、环境和材料四个方面进行了分析。通过鱼骨图,清晰地展现了所有的影响因素,为失效分析奠定了良好基础。

2. 引发失效的负载类型

如上一节所述,封装的负载类型可以分为机械、热、电气、辐射和化学负载。

?

失效机理的分类

机械载荷:包括物理冲击、振动、填充颗粒在硅芯片上施加的应力(如收缩应力)和惯性力(如宇宙飞船的巨大加速度)等。材料对这些载荷的响应可能表现为弹性形变、塑性形变、翘曲、脆性或柔性断裂、界面分层、疲劳裂缝产生和扩展、蠕变以及蠕变开裂等等。

热载荷:包括芯片黏结剂固化时的高温、引线键合前的预加热、成型工艺、后固化、邻近元器件的再加工、浸焊、气相焊接和回流焊接等等。外部热载荷会使材料因热膨胀而发生尺寸变化,同时也会改变蠕变速率等物理属性。如发生热膨胀系数失配(cte失配)进而引发局部应力,并最终导致封装结构失效。过大的热载荷甚至可能会导致器件内易燃材料发生燃烧。

电载荷:包括突然的电冲击、电压不稳或电流传输时突然的振荡(如接地不良)而引起的电流波动、静电放电、过电应力等。这些外部电载荷可能导致介质击穿、电压表面击穿、电能的热损耗或电迁移。也可能增加电解腐蚀、树枝状结晶生长,引起漏电流、热致退化等。

化学载荷:包括化学使用环境导致的腐蚀、氧化和离子表面枝晶生长。由于湿气能通过塑封料渗透,因此在潮湿环境下湿气是影响塑封器件的主要问题。被塑封料吸收的湿气能将塑封料中的催化剂残留萃取出来,形成副产物进入芯片粘接的金属底座、半导体材料和各种界面,诱发导致器件性能退化甚至失效。例如,组装后残留在器件上的助焊剂会通过塑封料迁移到芯片表面。在高频电路中,介质属性的细微变化(如吸潮后的介电常数、耗散因子等的变化)都非常关键。在高电压转换器等器件中,封装体击穿电压的变化非常关键。此外,一些环氧聚酰胺和聚氨酯如若长期暴露在高温高湿环境中也会引起降解(有时也称为“逆转”)。通常采用加速试验来鉴定塑封料是否易发生该种失效。

需要注意的是,当施加不同类型载荷的时候,各种失效机理可能同时在塑封器件上产生交互作用。例如,热载荷会使封装体结构内相邻材料间发生热膨胀系数失配,从而引起机械失效。其他的交互作用,包括应力辅助腐蚀、应力腐蚀裂纹、场致金属迁移、钝化层和电解质层裂缝、湿热导致的封装体开裂以及温度导致的化学反应加速等等。在这些情况下,失效机理的综合影响并不一定等于个体影响的总和。

3. 封装缺陷的分类

封装缺陷主要包括引线变形、底座偏移、翘曲、芯片破裂、分层、空洞、不均匀封装、毛边、外来颗粒和不完全固化等。

3.1 引线变形

引线变形通常指塑封料流动过程中引起的引线位移或者变形,通常采用引线最大横向位移x与引线长度l之间的比值x/l来表示。引线弯曲可能会导致电器短路(特别是在高密度i/o器件封装中)。有时,弯曲产生的应力会导致键合点开裂或键合强度下降。

影响引线键合的因素包括封装设计、引线布局、引线材料与尺寸、模塑料属性、引线键合工艺和封装工艺等。影响引线弯曲的引线参数包括引线直径、引线长度、引线断裂载荷和引线密度等等。

3.2 底座偏移

底座偏移指的是支撑芯片的载体(芯片底座)出现变形和偏移

?

如图所示为塑封料导致的底座偏移,此时,上下层模塑腔体内不均匀的塑封料流动会导致底座偏移。

影响底座偏移的因素包括塑封料的流动性、引线框架的组装设计以及塑封料和引线框架的材料属性。薄型小尺寸封装(tsop)和薄型方形扁平封装(tqfp)等封装器件由于引线框架较薄,容易发生底座偏移和引脚变形。

3.3 翘曲

翘曲是指封装器件在平面外的弯曲和变形。因塑封工艺而引起的翘曲会导致如分层和芯片开裂等一系列的可靠性问题。 翘曲也会导致一系列的制造问题,如在塑封球栅阵列(pbga)器件中,翘曲会导致焊料球共面性差,使器件在组装到印刷电路板的回流焊过程中发生贴装问题。

?

翘曲模式包括内凹、外凸和组合模式三种。在半导体公司中,有时候会把内凹称为“笑脸”,外凸称为“哭脸”。

导致翘曲的原因主要包括cte失配和固化/压缩收缩。后者一开始并没有受到太多的关注,深入研究发现,模塑料的化学收缩在ic器件的翘曲中也扮演着重要角色,尤其是在芯片上下两侧厚度不同的封装器件上。在固化和后固化的过程中,塑封料在高固化温度下将发生化学收缩,被称为“热化学收缩”。通过提高玻璃化转变温度和降低tg附近的热膨胀系数变化,可以减小固化过程中发生的化学收缩。

?

导致翘曲的因素还包括诸如塑封料成分、模塑料湿气、封装的几何结构等等。通过对塑封材料和成分、工艺参数、封装结构和封装前环境的把控,可以将封装翘曲降低到最小。在某些情况下,可以通过封装电子组件的背面来进行翘曲的补偿。例如,大陶瓷电路板或多层板的外部连接位于同一侧,对他们进行背面封装可以减小翘曲。

3.4 芯片破裂

封装工艺中产生的应力会导致芯片破裂。封装工艺通常会加重前道组装工艺中形成的微裂缝。晶圆或芯片减薄、背面研磨以及芯片粘结都是可能导致芯片裂缝萌生的步骤。

破裂的、机械失效的芯片不一定会发生电气失效。芯片破裂是否会导致器件的瞬间电气失效还取决于裂缝的生长路径。例如,若裂缝出现在芯片的背面,可能不会影响到任何敏感结构。

因为硅晶圆比较薄且脆,晶圆级封装更容易发生芯片破裂。因此,必须严格控制转移成型工艺中的夹持压力和成型转换压力等工艺参数,以防止芯片破裂。3d堆叠封装中因叠层工艺而容易出现芯片破裂。在3d封装中影响芯片破裂的设计因素包括芯片叠层结构、基板厚度、模塑体积和模套厚度等。

3.5 分层

分层或粘结不牢指的是在塑封料和其相邻材料界面之间的分离。分层位置可能发生在塑封微电子器件中的任何区域;同时也可能发生在封装工艺、后封装制造阶段或者器件使用阶段。

封装工艺导致的不良粘接界面是引起分层的主要因素。界面空洞、封装时的表面污染和固化不完全都会导致粘接不良。其他影响因素还包括固化和冷却时收缩应力与翘曲。在冷却过程中,塑封料和相邻材料之间的cte不匹配也会导致热-机械应力,从而导致分层。

?

可以根据界面类型对分层进行分类

3.6 空洞

封装工艺中,气泡嵌入环氧材料中形成了空洞,空洞可以发生在封装工艺过程中的任意阶段,包括转移成型、填充、灌封和塑封料至于空气环境下的印刷。通过最小化空气量,如排空或者抽真空,可以减少空洞。有报道采用的真空压力范围为1~300torr(一个大气压为760torr)。

填模仿真分析认为,是底部熔体前沿与芯片接触,导致了流动性受到阻碍。部分熔体前沿向上流动并通过芯片外围的大开口区域填充半模顶部。新形成的熔体前沿和吸附的熔体前沿进入半模顶部区域,从而形成起泡。

3.7 不均匀封装

非均匀的塑封体厚度会导致翘曲和分层。传统的封装技术,诸如转移成型、压力成型和灌注封装技术等,不易产生厚度不均匀的封装缺陷。晶圆级封装因其工艺特点,而特别容易导致不均匀的塑封厚度。

为了确保获得均匀的塑封层厚度,应固定晶圆载体使其倾斜度最小以便于刮刀安装。此外,需要进行刮刀位置控制以确保刮刀压力稳定,从而得到均匀的塑封层厚度。

在硬化前,当填充粒子在塑封料中的局部区域聚集并形成不均匀分布时,会导致不同质或不均匀的材料组成。塑封料的不充分混合将会导致封装灌封过程中不同质现象的发生。

3.8 毛边

毛边是指在塑封成型工艺中通过分型线并沉积在器件引脚上的模塑料。

夹持压力不足是产生毛边的主要原因。如果引脚上的模料残留没有及时清除,将导致组装阶段产生各种问题。例如,在下一个封装阶段中键合或者黏附不充分。树脂泄漏是较稀疏的毛边形式。

3.9 外来颗粒

在封装工艺中,封装材料若暴露在污染的环境、设备或者材料中,外来粒子就会在封装中扩散并聚集在封装内的金属部位上(如ic芯片和引线键合点),从而导致腐蚀和其他的后续可靠性问题。

3.10 不完全固化

固化时间不足或者固化温度偏低都会导致不完全固化。另外,在两种封装料的灌注中,混合比例的轻微偏移都将导致不完全固化。为了最大化实现封装材料的特性,必须确保封装材料完全固化。在很多封装方法中,允许采用后固化的方法确保封装材料的完全固化。而且要注意保证封装料比例的精确配比。

4. 封装失效的分类

在封装组装阶段或者器件使用阶段,都会发生封装失效。特别是当封装微电子器件组装到印刷电路板上时更容易发生,该阶段器件需要承受高的回流温度,会导致塑封料界面分层或者破裂。

4.1 分层

如上一节所述,分层是指塑封材料在粘接界面处与相邻的材料分离。可能导致分层的外部载荷和应力包括水汽、湿气、温度以及它们的共同作用。

在组装阶段常常发生的一类分层被称为水汽诱导(或蒸汽诱导)分层,其失效机理主要是相对高温下的水汽压力。在封装器件被组装到印刷电路板上的时候,为使焊料融化温度需要达到220℃甚至更高,这远高于模塑料的玻璃化转变温度(约110~200℃)。在回流高温下,塑封料与金属界面之间存在的水汽蒸发形成水蒸气,产生的蒸汽压与材料间热失配、吸湿膨胀引起的应力等因素共同作用,最终导致界面粘接不牢或分层,甚至导致封装体的破裂。无铅焊料相比传统铅基焊料,其回流温度更高,更容易发生分层问题。

吸湿膨胀系数(che),又称湿气膨胀系数(cme)

湿气扩散到封装界面的失效机理是水汽和湿气引起分层的重要因素。湿气可通过封装体扩散,或者沿着引线框架和模塑料的界面扩散。研究发现,当模塑料和引线框架界面之间具有良好粘接时,湿气主要通过塑封体进入封装内部。但是,当这个粘结界面因封装工艺不良(如键合温度引起的氧化、应力释放不充分引起的引线框架翘曲或者过度修剪和形式应力等)而退化时,在封装轮廓上会形成分层和微裂缝,并且湿气或者水汽将易于沿这一路径扩散。更糟糕的是,湿气会导致极性环氧黏结剂的水合作用,从而弱化和降低界面的化学键合。

表面清洁是实现良好粘结的关键要求。表面氧化常常导致分层的发生(如上一篇中所提到的例子),如铜合金引线框架暴露在高温下就常常导致分层。氮气或其他合成气体的存在,有利于避免氧化。

模塑料中的润滑剂和附着力促进剂会促进分层。润滑剂可以帮助模塑料与模具型腔分离,但会增加界面分层的风险。另一方面,附着力促进剂可以确保模塑料和芯片界面之间的良好粘结,但却难以从模具型腔内清除。

分层不仅为水汽扩散提供了路径,也是树脂裂缝的源头。分层界面是裂缝萌生的位置,当承受交大外部载荷的时候,裂缝会通过树脂扩展。研究表明,发生在芯片底座地面和树脂之间的分层最容易引起树脂裂缝,其它位置出现的界面分层对树脂裂缝的影响较小。

4.2 气相诱导裂缝(爆米花现象)

水汽诱导分层进一步发展会导致气相诱导裂缝。当封装体内水汽通过裂缝逃逸时会产生爆裂声,和爆米花的声音非常像,因此又被称为爆米花现象。裂缝常常从芯片底座向塑封底面扩展。在焊接后的电路板中,外观检查难以发现这些裂缝。qfp和tqfp等大而薄的塑封形式最容易产生爆米花现象;此外也容易发生在芯片底座面积与器件面积之比较大、芯片底座面积与最小塑封料厚度之比较大的的器件中。爆米花现象可能会伴随其他问题,包括键合球从键合盘上断裂以及键合球下面的硅凹坑等。

?

塑封器件内的裂缝通常起源于引线框架上的应力集中区(如边缘和毛边),并且在最薄塑封区域内扩展。毛边是引线框架表面在冲压工艺中产生的小尺寸变形,改变冲压方向使毛边位于引线框架顶部,或者刻蚀引线框架(模压)都可以减少裂缝。

减少塑封器件内的湿气是降低爆米花现象的关键。常采用高温烘烤的方法减少塑封器件内的湿气。前人研究发现,封装内允许的安全湿气含量约为1100×10^-6(0.11 wt.%)。在125℃下烘烤24h,可以充分去除封装内吸收的湿气。

4.3 脆性断裂

脆性断裂经常发生在低屈服强度和非弹性材料中(如硅芯片)。到材料受到过应力作用时,突然的、灾难性的裂缝扩展会起源于如空洞、夹杂物或不连续等微小缺陷。

4.4 韧性断裂

塑封材料容易发生脆性和韧性两种断裂模式,主要取决于环境和材料因素,包括温度、聚合树脂的黏塑特性和填充载荷。即使在含有脆性硅填料的高加载塑封材料中,因聚合树脂的黏塑特性,仍然可能发生韧性断裂。

4.5 疲劳断裂

塑封料遭受到极限强度范围内的周期性应力作用时,会因累积的疲劳断裂而断裂。施加到塑封材料上的湿、热、机械或综合载荷,都会产生循环应力。疲劳失效是一种磨损失效机理,裂缝一般会在间断点或缺陷位置萌生。

疲劳断裂机理包括三个阶段:裂纹萌生(阶段ⅰ);稳定的裂缝扩展(阶段ⅱ);突发的、不确定的、灾难性失效(阶段ⅲ)。在周期性应力下,阶段ⅱ的疲劳裂缝扩展指的是裂缝长度的稳定增长。塑封材料的裂纹扩展速率要远高于金属材料疲劳裂缝扩展的典型值(约3倍)。

5. 加速失效的因素

环境和材料的载荷和应力,如湿气、温度和污染物,会加速塑封器件的失效。塑封工艺正在封装失效中起到了关键作用,如湿气扩散系数、饱和湿气含量、离子扩散速率、热膨胀系数和塑封材料的吸湿膨胀系数等特性会极大地影响失效速率。导致失效加速的因素主要有潮气、温度、污染物和溶剂性环境、残余应力、自然环境应力、制造和组装载荷以及综合载荷应力条件。

潮气 能加速塑封微电子器件的分层、裂缝和腐蚀失效。在塑封器件中, 潮气是一个重要的失效加速因子。与潮气导致失效加速有关的机理包括粘结面退化、吸湿膨胀应力、水汽压力、离子迁移以及塑封料特性改变等等。潮气能够改变塑封料的玻璃化转变温度tg、弹性模量和体积电阻率等特性。

温度 是另一个关键的失效加速因子,通常利用与模塑料的玻璃化转变温度、各种材料的热膨胀洗漱以及由此引起的热-机械应力相关的温度等级来评估温度对封装失效的影响。温度对封装失效的另一个影响因素表现在会改变与温度相关的封装材料属性、湿气扩散系数和金属间扩散等失效。

污染物和溶剂性环境 污染物为失效的萌生和扩展提供了场所,污染源主要有大气污染物、湿气、助焊剂残留、塑封料中的不洁净例子、热退化产生的腐蚀性元素以及芯片黏结剂中排出的副产物(通常为环氧)。塑料封装体一般不会被腐蚀,但是湿气和污染物会在塑封料中扩散并达到金属部位,引起塑封器件内金属部分的腐蚀。

残余应力 芯片粘结会产生单于应力。应力水平的大小,主要取决于芯片粘接层的特性。由于模塑料的收缩大于其他封装材料, 因此模塑成型时产生的应力是相当大的。可以采用应力测试芯片来测定组装应力。

自然环境应力 在自然环境下,塑封料可能会发生降解。降解的特点是聚合键的断裂,常常是固体聚合物转变成包含单体、二聚体和其他低分子量种类的黏性液体。升高的温度和密闭的环境常常会加速降解。阳光中的紫外线和大气臭氧层是降解的强有力催化剂,可通过切断环氧树脂的分子链导致降解。将塑封器件与易诱发降解的环境隔离、采用具有抗降解能力的聚合物都是防止降解的方法。需要在湿热环境下工作的产品要求采用抗降解聚合物。

制造和组装载荷 制造和组装条件都有可能导致封装失效,包括高温、低温、温度变化、操作载荷以及因塑封料流动而在键合引线和芯片底座上施加的载荷。进行塑封器件组装时出现的爆米花现象就是一个典型的例子。

综合载荷应力条件 在制造、组装或者操作的过程中,诸如温度和湿气等失效加速因子常常是同时存在的。综合载荷和应力条件常常会进一步加速失效。这一特点常被应用于以缺陷部件筛选和易失效封装器件鉴别为目的的加速试验设计。

本文小结

本文主要讨论了封装缺陷和失效,包括引线变形、底座偏移、翘曲、芯片破裂、分层、空洞、不均匀封装、毛边、外来颗粒、不完全固化、爆米花和开裂等等。加速因子以及缺陷和失效的评估方法是确保塑封产品高质量和高可靠性的关键。

- end -

免责声明:本文转自网络,凯发k8国际的版权归原作者所有,如涉及作品凯发k8国际的版权问题,请及时与我们联系,谢谢!

?关于硬见科技

硬见科技是国内最具特色的电子工程师社区,融合了行业资讯、社群互动、培训学习、活动交流、设计与制造分包等服务,以开放式硬件创新技术交流和培训服务为核心,连接了超过30万工程师和产业链上下游企业,聚焦电子行业的科技创新,聚合最值得关注的产业链资源, 致力于为百万工程师和创新创业型企业打造一站式公共设计与制造服务平台。

本文转载自硬件十万个为什么,谢谢。

根据国际半导体路线组织(itrs)的定义:sip为将多个具有不同功能的有源电子元件与可选无源器件,以及诸如mems或者光学器件等其他器件优先组装到一起,实现一定功能的单个标准封装件,形成一个系统或者子系统。

从架构上来讲,sip是将多种功能芯片,包括处理器、存储器等功能芯片集成在一个封装内,从而实现一个基本完整的功能。与soc(片上系统)相对应。不同的是系统级封装是采用不同芯片进行并排或叠加的封装方式,而soc则是高度集成的芯片产品。

1.1. more moore vs more than moore——soc与sip之比较

sip是超越摩尔定律下的重要实现路径。众所周知的摩尔定律发展到现阶段,何去何从?行业内有两条路径:一是继续按照摩尔定律往下发展,走这条路径的产品有cpu、内存、逻辑器件等,这些产品占整个市场的50%。另外就是超越摩尔定律的more than moore路线,芯片发展从一味追求功耗下降及性能提升方面,转向更加务实的满足市场的需求。这方面的产品包括了模拟/rf器件,无源器件、电源管理器件等,大约占到了剩下的那50%市场。

针对这两条路径,分别诞生了两种产品:soc与sip。soc是摩尔定律继续往下走下的产物,而sip则是实现超越摩尔定律的重要路径。两者都是实现在芯片层面上实现小型化和微型化系统的产物。

soc与sip是极为相似,两者均将一个包含逻辑组件、内存组件,甚至包含被动组件的系统,整合在一个单位中。soc是从设计的角度出发,是将系统所需的组件高度集成到一块芯片上。sip是从封装的立场出发,对不同芯片进行并排或叠加的封装方式,将多个具有不同功能的有源电子元件与可选无源器件,以及诸如mems或者光学器件等其他器件优先组装到一起,实现一定功能的单个标准封装件。

从集成度而言,一般情况下,soc只集成ap之类的逻辑系统,而sip集成了ap mobile ddr,某种程度上说sip=soc ddr,随着将来集成度越来越高,emmc也很有可能会集成到sip中。

从封装发展的角度来看,因电子产品在体积、处理速度或电性特性各方面的需求考量下,soc曾经被确立为未来电子产品设计的关键与发展方向。但随着近年来soc生产成本越来越高,频频遭遇技术障碍,造成soc的发展面临瓶颈,进而使sip的发展越来越被业界重视。

1.2. sip——超越摩尔定律的必然选择路径

摩尔定律确保了芯片性能的不断提升。众所周知,摩尔定律是半导体行业发展的“圣经”。在硅基半导体上,每18个月实现晶体管的特征尺寸缩小一半,性能提升一倍。在性能提升的同时,带来成本的下降,这使得半导体厂商有足够的动力去实现半导体特征尺寸的缩小。这其中,处理器芯片和存储芯片是最遵从摩尔定律的两类芯片。以intel为例,每一代的产品完美地遵循摩尔定律。在芯片层面上,摩尔定律促进了性能的不断往前推进。

pcb板并不遵从摩尔定律,是整个系统性能提升的瓶颈。与芯片规模不断缩小相对应的是,pcb板这些年并没有发生太大变化。举例而言,pcb主板的标准最小线宽从十年前就是3 mil(大约75 um),到今天还是3 mil,几乎没有进步。毕竟,pcb并不遵从摩尔定律。因为pcb的限制,使得整个系统的性能提升遇到了瓶颈。比如,由于pcb线宽都没变化,所以处理器和内存之间的连线密度也保持不变。换句话说,在处理器和内存封装大小不大变的情况下,处理器和内存之间的连线数量不会显著变化。而内存的带宽等于内存接口位宽 乘以内存接口操作频率。内存输出位宽等于处理器和内存之间的连线数量,在十年间受到pcb板工艺的限制一直是64bit没有发生变化。所以想提升内存带宽只有提高内存接口操作频率。这就限制了整个系统的性能提升。

sip是解决系统桎梏的胜负手。把多个半导体芯片和无源器件封装在同一个芯片内,组成一个系统级的芯片,而不再用pcb板来作为承载芯片连接之间的载体,可以解决因为pcb自身的先天不足带来系统性能遇到瓶颈的问题。以处理器和存储芯片举例,因为系统级封装内部走线的密度可以远高于pcb走线密度,从而解决pcb线宽带来的系统瓶颈。举例而言,因为存储器芯片和处理器芯片可以通过穿孔的方式连接在一起,不再受pcb线宽的限制,从而可以实现数据带宽在接口带宽上的提升。

我们认为,sip不仅是简单地将芯片集成在一起。sip还具有开发周期短;功能更多;功耗更低,性能更优良、成本价格更低,体积更小,质量更轻等优点,总结如下:

sip工艺分析

sip 封装制程按照芯片与基板的连接方式可分为引线键合封装和倒装焊两种。

2.1.引线键合封装工艺

引线键合封装工艺主要流程如下:

圆片→圆片减薄→圆片切割→芯片粘结→引线键合→等离子清洗→液态密封剂灌封→装配焊料球→回流焊→表面打标→分离→最终检查→测试→包装。

圆片减薄是指从圆片背面采用机械或化学机械(cmp)方式进行研磨,将圆片减薄到适合封装的程度。由于圆片的尺寸越来越大,为了增加圆片的机械强度,防止在加工过程中发生变形、开裂,其厚度也一直在增加。但是随着系统朝轻薄短小的方向发展,芯片封装后模块的厚度变得越来越薄,因此在封装之前一定要将圆片的厚度减薄到可以接受的程度,以满足芯片装配的要求。

圆片减薄后,可以进行划片。较老式的划片机是手动操作的,现在一般的划片机都已实现全自动化。无论是部分划线还是完全分割硅片,目前均采用锯刀,因为它划出的边缘整齐,很少有碎屑和裂口产生。

已切割下来的芯片要贴装到框架的中间焊盘上。焊盘的尺寸要和芯片大小相匹配,若焊盘尺寸太大,则会导致引线跨度太大,在转移成型过程中会由于流动产生的应力而造成引线弯曲及芯片位移现象。贴装的方式可以是用软焊料(指 pb-sn 合金,尤其是含 sn 的合金)、au-si 低共熔合金等焊接到基板上,在塑料封装中最常用的方法是使用聚合物粘结剂粘贴到金属框架上。

在塑料封装中使用的引线主要是金线,其直径一般为0.025mm~0.032mm。引线的长度常在1.5mm~3mm之间,而弧圈的高度可比芯片所在平面高 0.75mm。

键合技术有热压焊、热超声焊等。这些技术优点是容易形成球形(即焊球技术),并防止金线氧化。为了降低成本,也在研究用其他金属丝,如铝、铜、银、钯等来替代金丝键合。热压焊的条件是两种金属表面紧紧接触,控制时间、温度、压力,使得两种金属发生连接。表面粗糙(不平整)、有氧化层形成或是有化学沾污、吸潮等都会影响到键合效果,降低键合强度。热压焊的温度在 300℃~400℃,时间一般为 40ms(通常,加上寻找键合位置等程序,键合速度是每秒二线)。超声焊的优点是可避免高温,因为它用20khz~60khz的超声振动提供焊接所需的能量,所以焊接温度可以降低一些。将热和超声能量同时用于键合,就是所谓的热超声焊。与热压焊相比,热超声焊最大的优点是将键合温度从 350℃降到250℃左右(也有人认为可以用100℃~150℃的条件),这可以大大降低在铝焊盘上形成 au-al 金属间化合物的可能性,延长器件寿命,同时降低了电路参数的漂移。在引线键合方面的改进主要是因为需要越来越薄的封装,有些超薄封装的厚度仅有0.4mm 左右。所以引线环(loop)从一般的200 μ m~300 μ m减小到100μm~125μm,这样引线张力就很大,绷得很紧。另外,在基片上的引线焊盘外围通常有两条环状电源 / 地线,键合时要防止金线与其短路,其最小间隙必须>625 μ m,要求键合引线必须具有高的线性度和良好的弧形。

清洗的重要作用之一是提高膜的附着力,如在si 衬底上沉积 au 膜,经 ar 等离子体处理掉表面的碳氢化合物和其他污染物,明显改善了 au 的附着力。等离子体处理后的基体表面,会留下一层含氟化物的灰色物质,可用溶液去掉。同时清洗也有利于改善表面黏着性和润湿性。

将已贴装好芯片并完成引线键合的框架带置于模具中,将塑封料的预成型块在预热炉中加热(预热温度在 90℃~95℃之间),然后放进转移成型机的转移罐中。在转移成型活塞的压力之下,塑封料被挤压到浇道中,并经过浇口注入模腔(在整个过程中,模具温度保持在 170℃~175℃左右)。塑封料在模具中快速固化,经过一段时间的保压,使得模块达到一定的硬度,然后用顶杆顶出模块,成型过程就完成了。对于大多数塑封料来说,在模具中保压几分钟后,模块的硬度足可以达到允许顶出的程度,但是聚合物的固化(聚合)并未全部完成。由于材料的聚合度(固化程度)强烈影响材料的玻璃化转变温度及热应力,所以促使材料全部固化以达到一个稳定的状态,对于提高器件可靠性是十分重要的,后固化就是为了提高塑封料的聚合度而必需的工艺步骤,一般后固化条件为 170℃~175℃,2h~4h。

目前业内采用的植球方法有两种:“锡膏” “锡球”和“助焊膏” “锡球”。“锡膏” “锡球”植球方法是业界公认的最好标准的植球法,用这种方法植出的球焊接性好、光泽好,熔锡过程不会出现焊球偏置现象,较易控制,具体做法就是先把锡膏印刷到 bga 的焊盘上,再用植球机或丝网印刷在上面加上一定大小的锡球,这时锡膏起的作用就是粘住锡球,并在加温的时候让锡球的接触面更大,使锡球的受热更快更全面,使锡球熔锡后与焊盘焊接性更好并减少虚焊的可能。

打标就是在封装模块的顶表面印上去不掉的、字迹清楚的字母和标识,包括制造商的信息、国家、器件代码等,主要是为了识别并可跟踪。打码的方法有多种,其中最常用的是印码方法,而它又包括油墨印码和激光印码二种。

为了提高生产效率和节约材料,大多数 sip 的组装工作都是以阵列组合的方式进行,在完成模塑与测试工序以后进行划分,分割成为单个的器件。划分分割可以采用锯开或者冲压工艺,锯开工艺灵活性比较强,也不需要多少专用工具,冲压工艺则生产效率比较高、成本较低,但是需要使用专门的工具。

2.2.倒装焊工艺

和引线键合工艺相比较倒装焊工艺具有以下几个优点:

(1)倒装焊技术克服了引线键合焊盘中心距极限的问题;

(2)在芯片的电源 /地线分布设计上给电子设计师提供了更多的便利;

(3)通过缩短互联长度,减小 rc 延迟,为高频率、大功率器件提供更完善的信号;

(4)热性能优良,芯片背面可安装散热器;

(5)可靠性高,由于芯片下填料的作用,使封装抗疲劳寿命增强;

(6)便于返修。

以下是倒装焊的工艺流程(与引线键合相同的工序部分不再进行单独说明):圆片→焊盘再分布→圆片减薄、制作凸点→圆片切割→倒装键合、下填充→包封→装配焊料球→回流焊→表面打标→分离→最终检查→测试→包装。

为了增加引线间距并满足倒装焊工艺的要求,需要对芯片的引线进行再分布。

焊盘再分布完成之后,需要在芯片上的焊盘添加凸点,焊料凸点制作技术可采用电镀法、化学镀法、蒸发法、置球法和焊膏印刷法。目前仍以电镀法最为广泛,其次是焊膏印刷法。

在整个芯片键合表面按栅阵形状布置好焊料凸点后,芯片以倒扣方式安装在封装基板上,通过凸点与基板上的焊盘实现电气连接,取代了wb和tab 在周边布置端子的连接方式。倒装键合完毕后,在芯片与基板间用环氧树脂进行填充,可以减少施加在凸点上的热应力和机械应力,比不进行填充的可靠性提高了1到2个数量级。

sip——为应用而生

3.1.主要应用领域

sip的应用非常广泛,主要包括:无线通讯、汽车电子、医疗电子、计算机、军用电子等。

应用最为广泛的无线通讯领域。sip在无线通信领域的应用最早,也是应用最为广泛的领域。在无线通讯领域,对于功能传输效率、噪声、体积、重量以及成本等多方面要求越来越高,迫使无线通讯向低成本、便携式、多功能和高性能等方向发展。sip是理想的凯发k8娱乐的解决方案,综合了现有的芯核资源和半导体生产工艺的优势,降低成本,缩短上市时间,同时克服了soc中诸如工艺兼容、信号混合、噪声干扰、电磁干扰等难度。手机中的射频功放,集成了频功放、功率控制及收发转换开关等功能,完整的在sip中得到了解决。

汽车电子是sip的重要应用场景。汽车电子里的sip应用正在逐渐增加。以发动机控制单元(ecu)举例,ecu由微处理器(cpu)、存储器(rom、ram)、输入/输出接口(i/o)、模数转换器(a/d)以及整形、驱动等大规模集成电路组成。各类型的芯片之间工艺不同,目前较多采用sip的方式将芯片整合在一起成为完整的控制系统。另外,汽车防抱死系统(abs)、燃油喷射控制系统、安全气囊电子系统、方向盘控制系统、轮胎低气压报警系统等各个单元,采用sip的形式也在不断增多。此外,sip技术在快速增长的车载办公系统和娱乐系统中也获得了成功的应用。

医疗电子需要可靠性和小尺寸相结合,同时兼具功能性和寿命。在该领域的典型应用为可植入式电子医疗器件,比如胶囊式内窥镜。内窥镜由光学镜头、图像处理芯片、射频信号发射器、天线、电池等组成。其中图像处理芯片属于数字芯片、射频信号发射器则为模拟芯片、天线则为无源器件。将这些器件集中封装在一个sip之内,可以完美地解决性能和小型化的要求。

sip在计算机领域的应用主要来自于将处理器和存储器集成在一起。以gpu举例,通常包括图形计算芯片和sdram。而两者的封装方式并不相同。图形计算方面都采用标准的塑封焊球阵列多芯片组件方式封装,而这种方式对于sdram并不适合。因此需要将两种类型的芯片分别封装之后,再以sip的形式封装在一起。

sip在其他消费类电子中也有很多应用。这其中包括了isp(图像处理芯片)、蓝牙芯片等。isp是数码相机、扫描仪、摄像头、玩具等电子产品的核心器件,其通过光电转换,将光学信号转换成数字信号,然后实现图像的处理、显示和存储。图像传感器包括一系列不同类型的元器件,如ccd、coms图像传感器、接触图像传感器、电荷载入器件、光学二极管阵列、非晶硅传感器等,sip技术无疑是一种理想的封装技术凯发k8娱乐的解决方案。

蓝牙系统一般由无线部分、链路控制部分、链路管理支持部分和主终端接口组成,sip技术可以使蓝牙做得越来越小迎合了市场的需求,从而大力推动了蓝牙技术的应用。sip完成了在一个超小型封装内集成了蓝牙无线技术功能所需的全部原件(无线电、基带处理器、rom、滤波器及其他分立元件)。

军事电子产品具有高性能、小型化、多品种和小批量等特点,sip技术顺应了军事电子的应用需求,因此在这一技术领域具有广泛的应用市场和发展前景。sip产品涉及卫星、运载火箭、飞机、导弹、雷达、巨型计算机等军事装备,最具典型性的应用产品是各种频段的收发组件。

3.2.sip——为智能手机量身定制

手机轻薄化带来sip需求增长。手机是sip封装最大的市场。随着智能手机越做越轻薄,对于sip的需求自然水涨船高。从2011-2015,各个品牌的手机厚度都在不断缩减。轻薄化对组装部件的厚度自然有越来越高的要求。以iphone 6s为例,已大幅缩减pcb的使用量,很多芯片元件都会做到sip模块里,而到了iphone8,有可能是苹果第一款全机采用sip的手机。这意味着,iphone8一方面可以做得更加轻薄,另一方面会有更多的空间容纳其他功能模块,比如说更强大的摄像头、扬声器,以及电池。

从苹果产品看sip应用。苹果是坚定看好sip应用的公司,苹果在之前apple watch上就已经使用了sip封装。

除了手表以外,苹果手机中使用sip的颗数也在逐渐增多。列举有:触控芯片,指纹识别芯片,rfpa等。

触控芯片。在iphone6中,触控芯片有两颗,分别由broadcom和ti提供,而在6s中,将这两颗封在了同一个package内,实现了sip的封装。而未来会进一步将tddi整个都封装在一起。iphone6s中展示了新一代的3d touch技术。触控感应检测可以穿透绝缘材料外壳,通过检测人体手指带来的电压变化,判断出人体手指的触摸动作,从而实现不同的功能。而触控芯片就是要采集接触点的电压值,将这些电极电压信号经过处理转换成坐标信号,并根据坐标信号控制手机做出相应功能的反应,从而实现其控制功能。3d touch的出现,对触控模组的处理能力和性能提出了更高的要求,其复杂结构要求触控芯片采用sip组装,触觉反馈功能加强其操作友好性。

指纹识别同样采用了sip封装。将传感器和控制芯片封装在一起,从iphone 5开始,就采取了相类似的技术。

rfpa模块。手机中的rfpa是最常用sip形式的。iphone 6s也同样不例外,在iphone 6s中,有多颗rfpa芯片,都是采用了sip。

按照苹果的习惯,所有应用成熟的技术会传给下一代,我们判断,即将问世的苹果iphone7会更多地采取sip技术,而未来的iphone7s、iphone8会更全面,更多程度的利用sip技术,来实现内部空间的压缩。

自集成电路器件的封装从单个组件的开发,进入到多个组件的集成后,随着产品效能的提升以及对轻薄和低耗需求的带动下,迈向封装整合的新阶段。在此发展方向的引导下,形成了电子产业上相关的两大新主流:系统单芯片soc(system on chip)与系统化封装sip(system in a package)。

soc与sip是极为相似,两者均将一个包含逻辑组件、内存组件,甚至包含被动组件的系统,整合在一个单位中。

soc是从设计的角度出发,是将系统所需的组件高度集成到一块芯片上。

sip是从封装的立场出发,对不同芯片进行并排或叠加的封装方式,将多个具有不同功能的有源电子元件与可选无源器件,以及诸如mems或者光学器件等其他器件优先组装到一起,实现一定功能的单个标准封装件。

构成sip技术的要素是封装载体与组装工艺,前者包括pcb、ltcc、silicon submount(其本身也可以是一块ic),后者包括传统封装工艺(wire bond和flip chip)和smt设备。无源器件是sip的一个重要组成部分,如传统的电容、电阻、电感等,其中一些可以与载体集成为一体,另一些如精度高、q值高、数值高的电感、电容等通过smt组装在载体上。

从集成度而言,一般情况下,soc只集成ap之类的逻辑系统,而sip集成了ap mobile ddr,某种程度上说sip=soc ddr,随着将来集成度越来越高,emmc也很有可能会集成到sip中。

从封装发展的角度来看,因电子产品在体积、处理速度或电性特性各方面的需求考量下,soc曾经被确立为未来电子产品设计的关键与发展方向。但随着近年来soc生产成本越来越高,频频遭遇技术障碍,造成soc的发展面临瓶颈,进而使sip的发展越来越被业界重视。

sip封装技术采取多种裸芯片或模块进行排列组装,若就排列方式进行区分可大体分为平面式2d封装和3d封装的结构。相对于2d封装,采用堆叠的3d封装技术又可以增加使用晶圆或模块的数量,从而在垂直方向上增加了可放置晶圆的层数,进一步增强sip技术的功能整合能力。而内部接合技术可以是单纯的线键合(wire bonding),也可使用覆晶接合(flip chip),也可二者混用。

另外,除了2d与3d的封装结构外,还可以采用多功能性基板整合组件的方式——将不同组件内藏于多功能基板中,达到功能整合的目的。不同的芯片排列方式,与不同的内部接合技术搭配,使sip的封装形态产生多样化的组合,并可依照客户或产品的需求加以客制化或弹性生产。

sip的主流封装形式是bga,但这并不是说具备传统先进封装技术就掌握了sip技术。

对于电路设计而言,三维芯片封装将有多个裸片堆叠,如此复杂的封装设计将带来很多问题:比如多芯片集成在一个封装内,芯片如何堆叠起来;再比如复杂的走线需要多层基板,用传统的工具很难布通走线;还有走线之间的间距,等长设计,差分对设计等问题。?

此外,随着模块复杂度的增加和工作频率(时钟频率或载波频率)的提高,系统设计的难度会不断增加,设计者除具备必要的设计经验外,系统性能的数值仿真也是必不可少的设计环节。

内容整理自互联网

《sip封装是什么,sip封装技术前景介绍》——周碧俊

《一文看懂sip封装技术 》——天风电子

免责声明:本文系网络转载,凯发k8国际的版权归原作者所有。本文所用视频、图片、文字如涉及作品凯发k8国际的版权问题,请第一时间告知,我们将立即删除内容!本文内容为原作者观点,并不代表本公众号赞同其观点和对其真实性负责。

end

分享
文章凯发k8国际的版权声明:除非注明,否则均为苗坤旺离型膜原创文章,转载或复制请以超链接形式并注明出处。

发表评论

快捷回复: 表情:
addoilapplausebadlaughbombcoffeefabulousfacepalmfecesfrownheyhainsidiouskeepfightingnoprobpigheadshockedsinistersmileslapsocialsweattolaughwatermelonwittywowyeahyellowdog
评论列表 (暂无评论,9人围观)

还没有评论,来说两句吧...

微信二维码
微信二维码
支付宝二维码
网站地图